Ein gutes BGA Layout spart viel Platz auf der Leiterplatte, stellt dich beim Entflechten aber vor andere Herausforderungen als ein gewöhnliches SMD-Bauteil, denn spätestens bei den inneren Ball-Reihen brauchst du zusätzliche Kupferlagen und einen durchdachten Fanout. Nach meiner Erfahrung solltest du deshalb bei einem BGA von mindestens 4 Lagen ausgehen und bereits vor dem eigentlichen Layout klären, welche Leiterbahnbreiten, Via-Technologien, Stopplackregeln und Fertigungstoleranzen dein Leiterplattenhersteller und dein Bestücker tatsächlich beherrschen. Wenn du dein BGA Layout von Anfang an mit einem sinnvollen Dogbone-Fanout planst und Fertigungsgrenzen nicht nur aus einer Capability-Tabelle übernimmst, ersparst du dir später Redesigns und hohen Ausschuss in der Serie.
Warum ein BGA Layout mehr Lagen benötigt
Der große Vorteil eines BGA liegt auf der Hand: Du bekommst sehr viele Anschlüsse auf sehr wenig Fläche untergebracht und kannst dadurch deine Leiterplatte kompakter aufbauen. Genau diese Platzersparnis erkaufst du dir allerdings mit einem deutlich anspruchsvolleren BGA Layout. Entscheidend ist dabei nicht nur die Gehäusegröße, sondern vor allem die Anzahl der Pins beziehungsweise Balls. Auf der Außenlage kannst du praktisch nur die äußeren beiden Reihen sinnvoll entflechten. Alles, was weiter innen liegt, muss über Vias auf andere Lagen geführt werden. Deshalb bestimmt die Pin-Anzahl ganz wesentlich mit, wie viele Signallagen du benötigst. Für mich bedeutet das: Bevor ich auch nur eine Leiterbahn unter einem BGA verlege, überlege ich mir zuerst, wie die inneren Reihen überhaupt aus dem Bauteil herauskommen sollen.
Plane zuerst den Fanout und danach die Leiterbahnen
Ich persönlich verwende bei einem BGA Layout, wann immer es möglich ist, einen Dogbone-Fanout. Dabei führst du vom BGA-Pad zunächst ein kurzes Stück Leiterbahn zu einem danebenliegenden Via und wechselst von dort auf die entsprechende Innenlage. Der Dogbone-Fanout ist für mich auch deshalb die bevorzugte Lösung, weil er gegenüber Fertigungsfehlern beim Leiterplattenhersteller robuster ist. Wenn Vias beispielsweise entgegen der Spezifikation nicht gepluggt oder nicht gecappt und gefillt wurden, ist ein Dogbone-Fanout deutlich weniger kritisch als ein Via direkt im BGA-Pad, weil die Lötbarkeit der Pads durch das Via nicht beeinträchtigt werden.
Capped and filled Vias musst du eindeutig spezifizieren
Es gibt Situationen, in denen du Vias direkt in oder sehr nahe an den BGA-Pads benötigst. Wenn du dabei mit capped and filled Vias arbeitest, musst du diese Anforderung in deiner Fertigungsdokumentation unmissverständlich festhalten. Ich sage gerne etwas überspitzt: Schreib es am besten 5 mal hinein. Der Grund ist einfach. Wird ein Via, das laut Layout gefüllt und verschlossen sein soll, als normales offenes Via gefertigt, kannst du diese Leiterplatte nicht einfach mit einer kleinen Nacharbeit retten. Katastrophal wird es, wenn diese Leiterplatten ungeprüft zum Bestücker gehen. Das Lötzinn fließt beim Löten in die Löcher der Vias und der Ausschuss wird riesig. Deshalb würde ich mich niemals darauf verlassen, dass die gewünschte Via-Ausführung allein aus den Gerberdaten oder aus einem Layernamen eindeutig hervorgeht. Solche Fertigungsmerkmale gehören klar in die Dokumentation und sollten vor der Bestellung mit dem Leiterplattenhersteller besprochen werden.
Unter 0,8 mm Ball Pitch wird der Fertiger entscheidend
Besonders aufmerksam werde ich bei einem BGA Layout mit einem Ball Pitch kleiner als 0,8 mm. Dann kann es notwendig werden, Leiterbahnen kleiner als 125 µm zu verwenden, um zwischen Pads oder innerhalb des verfügbaren Fanout-Raums überhaupt noch sinnvoll routen zu können. Genau an dieser Stelle reicht die Aussage eines Herstellers, dass er solche Strukturen „grundsätzlich“ fertigen könne, für mich nicht aus. Der Hersteller muss diese Geometrien reproduzierbar und mit ausreichendem Yield beherrschen. Ich habe leider erlebt, dass Fertiger sehr selbstbewusst erklären, bestimmte Leiterbahnbreiten seien überhaupt kein Problem, und die Realität anschließend anders aussieht. Kläre deshalb kritische Strukturbreiten vorher konkret ab und lass eine Musterleiterplatte fertigen.
Auch der Nutzen kann dein BGA Layout zum Problem machen
Ein Punkt, über den erstaunlich wenig gesprochen wird, ist die Position der Leiterplatte im Fertigungsnutzen. Es klingt zunächst schwer vorstellbar, aber durch Fertigungseffekte kann ein Versatz durch unterschiedliche Ausdehnungskoeffizienten entstehen, der sich bei Leiterplatten weiter außen im Nutzen stark bemerkbar macht. Bei normalen SMD-Pads fällt das möglicherweise kaum auf. Unter einem fein gerasterten BGA kann derselbe Effekt plötzlich kritisch werden, weil das Pastensieb nicht mehr exakt zu den BGA-Pads passt. ( Wir reden hier von wenigen 1/100 mm) Genau solche Effekte werden in Diskussionen über Fertigungstoleranzen gerne unterschätzt oder gar nicht erst angesprochen. Für dein BGA Layout bedeutet das: Betrachte nicht nur das einzelne Pad und den idealen CAD-Datensatz. Frage deinen Bestücker und Leiterplattenhersteller auch, welche Toleranzen im realen Nutzen auftreten können und bis zu welcher Nutzengröße dein gewähltes Pad- und Pastenkonzept damit funktioniert.
Stopplack über dem BGA-Pad ist keine beiläufige Entscheidung
Eine weitere Frage musst du vor der Fertigung beantworten: Soll der Stopplack über die BGA-Pads reichen oder sollen die Pads vollständig vom Stopplack freigestellt werden? Diese Entscheidung solltest du nicht allein am Bildschirm treffen. Kläre sie unbedingt sowohl mit dem Leiterplattenhersteller als auch mit dem Bestücker. Beide betrachten das Problem aus einer anderen Richtung und beide müssen mit deiner Lösung leben können. Der Hersteller muss die gewählte Stopplackgeometrie mit seinen Prozessen sicher fertigen, während der Bestücker anschließend Lotpaste, Bauteil und Reflow-Prozess auf genau diese Geometrie abstimmen muss. Für mich gehört diese Abstimmung deshalb zu den Punkten, die vor der Freigabe eines BGA Layouts erledigt sein müssen. Wenn diese Frage erst auftaucht, nachdem die Leiterplatten bereits gefertigt wurden, bist du schlicht zu spät dran.
Microvias sind nicht automatisch die beste Lösung
Bei BGAs fällt sehr schnell das Wort Microvia. Ich würde ihren Einsatz trotzdem jedes Mal hinterfragen. Microvias sind nach meiner Erfahrung vor allem für einen Übergang von Lage 1 auf Lage 2 sinnvoll. Gleichzeitig haben sie einen wesentlich schlechteren Aspect Ratio zwischen Durchmesser und Tiefe als ein klassisches komplett durchgebohrtes Via. Deshalb kann es durchaus passieren, dass du ein durchgehendes Via kleiner ausführen kannst, als du zunächst vermutest. Verwende also nicht automatisch Microvias, nur weil ein BGA auf der Leiterplatte sitzt. Prüfe zuerst, welche Via-Technologie dein konkretes Fanout wirklich benötigt. Zusätzlich empfehle ich bei einem BGA Layout Teardrops an kritischen Übergängen. Wenn beim Bohren ein kleiner Versatz entsteht, verbessert der breitere Kupferanschluss die Chance, dass Leiterbahn und Via trotzdem sauber miteinander verbunden bleiben und der Yield nicht unnötig leidet.
Eine Woche BGA Layout und kein Platz mehr für die Vias
An diese Geschichte muss ich beim Thema BGA Layout immer wieder denken. Ein Praktikant sollte seine erste Leiterplatte mit einem BGA (580 Balls) layouten und kam nach ungefähr 1 Woche freudestrahlend zu uns. Er hatte sich richtig Mühe gegeben und tatsächlich geschafft, sämtliche Leiterbahnen auf der Top-Lage sauber an den BGA heranzuführen. Das sah auf den ersten Blick sogar beeindruckend aus. Wir haben uns das Layout angesehen und nur eine einfache Frage gestellt: Wo möchtest du jetzt eigentlich die Vias unterbringen, mit denen du auf die Innenlagen wechselst? Danach herrschte erst einmal betretene Stille. Peinlich, peinlich. Er hatte den gesamten verfügbaren Raum mit Leiterbahnen belegt. Damit war ungefähr 1 Woche Arbeit praktisch umsonst und das Layout musste noch einmal von vorne begonnen werden.
Denke beim BGA Layout zuerst an den Weg nach innen
Genau deshalb würde ich bei einem neuen BGA Layout nicht damit beginnen, möglichst schnell Leiterbahnen vom Bauteil wegzuziehen. Schau dir zuerst den Ball Pitch, die Anzahl der Reihen und die verfügbaren Leiterplattenlagen an. Überlege anschließend, welche Reihen du direkt auf der Außenlage herausführen kannst und welche zwingend einen Lagenwechsel benötigen. Danach legst du das Fanout an. Wenn es die Geometrie zulässt, würde ich einen Dogbone-Fanout bevorzugen, weil er nicht nur übersichtlich ist, sondern auch robuster gegenüber bestimmten Fertigungsfehlern ausfällt. Erst wenn diese Struktur funktioniert, beginnt das eigentliche Routing. Kontrolliere anschließend noch einmal die notwendigen Leiterbahnbreiten, die Via-Ausführung, den Stopplack, mögliche Fertigungstoleranzen im Nutzen und die Anforderungen des Bestückers. So verhinderst du, dass du mehrere Tage in eine Routing-Strategie investierst, die konstruktiv gar nicht funktionieren kann.
Mein Fazit zum BGA Layout
Ein BGA Layout ist kein Hexenwerk, aber du musst die Reihenfolge deiner Entscheidungen ernst nehmen. Für mich steht der Fanout ganz am Anfang, und wenn es die Geometrie zulässt, verwende ich bevorzugt einen Dogbone-Fanout. Er ist nicht nur einfach nachvollziehbar, sondern auch robuster, wenn beim Leiterplattenhersteller bei der Via-Ausführung etwas schiefläuft. Microvias setze ich nicht automatisch ein, sondern nur dann, wenn sie technologisch wirklich sinnvoll sind. Bei kleinen Ball Pitches hinterfrage ich außerdem sehr genau, ob der ausgewählte Leiterplattenhersteller die notwendigen Leiterbahnbreiten tatsächlich beherrscht. Capped and filled Vias, Stopplackausführung und mögliche Toleranzen im Nutzen gehören für mich ebenfalls vor der Bestellung geklärt. In meinem Buch findest du noch mehr Informationen darüber, worauf du beim Leiterplattenlayout und beim Review achten solltest. Du wirst lernen, wie du solche teuren Layoutfehler früh erkennst und verhinderst, bevor aus einem kleinen Detail eine unbrauchbare Leiterplatte wird.
Weiterführende Links
Anzahl der Pins und Signale bestimmt wesentlich die benötigten Routing-Lagen. Microchip schreibt ausdrücklich, dass die Anzahl der Lagen von der Zahl der herauszuführenden Signale abhängt und mit der Anzahl der Signal-Pins steigt. Die Tabelle zeigt beispielsweise für 484 Pins bei 0,8 mm Pitch 3 beziehungsweise 4 Signallagen, abhängig vom Breakout.
https://ww1.microchip.com/downloads/aemDocuments/documents/FPGA/ApplicationNotes/ApplicationNotes/microsemi_polarfire_fpga_package_fanout_application_note_ac462_v1.pdf
Bei Fine-Pitch-BGAs werden sehr kleine Leiterbahnbreiten notwendig und die Fähigkeiten des Fertigers werden entscheidend. AMD nennt für 0,5 mm Pitch Leiterbahnbreiten bis 0,08 mm und weist ausdrücklich darauf hin, dass 3 mil nicht von allen Herstellern unterstützt werden.
https://docs.amd.com/r/en-US/ug1099-bga-device-design-rules/Recommended-BGA-Ball-Pad-Via-and-Trace-Dimensions-for-1.0-mm-0.92-mm-0.8-mm-and-0.5-mm-Devices
Dogbone-Fanout ist gegenüber Via-in-Pad deutlich unkritischer. Texas Instruments bezeichnet das klassische benachbarte Dogbone-Via bei ausreichendem Platz sogar als bevorzugte Lösung und begründet das damit, dass die typischen Voiding-Probleme anderer Techniken nicht auftreten, weil das Bohrloch nicht direkt vom Ball abgedeckt wird. TI empfiehlt trotzdem, das Via abzudecken oder zu pluggen.
https://www.ti.com/lit/an/sprabb3/sprabb3.pdf
Stopplack, Via-Ausführung und BGA-Pad-Design müssen mit Leiterplattenhersteller und Bestücker abgestimmt werden. TI nennt bei Fine-Pitch-BGAs die enge Zusammenarbeit zwischen PCB-Designer, Leiterplattenhersteller und Bestücker ausdrücklich als notwendig. Besonders interessant für deinen Artikel: Bei 0,4 mm führte TI mit NSMD-Pads Versuche durch, bei denen Bridging auftrat, und wechselte deshalb für diese konkrete Anwendung auf SMD-Pads.
https://www.ti.com/lit/an/spraav1b/spraav1b.pdf
Microvias solltest du nicht reflexartig einsetzen. Microchip weist darauf hin, dass Microvias beziehungsweise Blind- und Buried-Vias gegenüber PTH-Vias eine präzisere Toleranzkontrolle bei Bohren und Kupferabständen benötigen und die Leiterplatte verteuern. Der Hersteller soll für Aspect Ratio und Fertigungsmöglichkeiten ausdrücklich einbezogen werden. TI nennt für Laser-Blind-Vias zusätzlich ein typisches maximales Aspect Ratio von 0,75:1 und zeigt in seinem Beispiel Microvias nur zwischen Lage 1 und Lage 2.
https://ww1.microchip.com/downloads/aemDocuments/documents/FPGA/ApplicationNotes/ApplicationNotes/microsemi_polarfire_fpga_package_fanout_application_note_ac462_v1.pdf